반도체네트워크

2010 년 09월호

년 월호


Home > Application Review 상세기사 보기

방송 비디오의 타이밍 및 동기화 간소화

방송 비디오 애플리케이션에서 클록 생성과 동기화는 점점 더 복잡해지고 있다. 여러 대의 카메라 또는 다른 비디오 소스를 사용하는 스튜디오에서는 스위칭, 키잉 및 편집과 같은 다운스트림 비디오 프로세싱을 간소화하기 위해 동기화가 필요하다.

글/James Wilson, Marketing Director, Timing Products at Silicon Labs
Dan Gallant, Staff Systems Engineer, Timing Products

방송 비디오 애플리케이션에서 클록 생성과 동기화는 점점 더 복잡해지고 있다. 여러 대의 카메라 또는 다른 비디오 소스를 사용하는 스튜디오에서는 스위칭, 키잉 및 편집과 같은 다운스트림 비디오 프로세싱을 간소화하기 위해 동기화가 필요하다. 이러한 과정은 젠록이라 불리우기도 하며 모든 비디오 캡처, 변환, 편집 및 분배 장치를 마스터 동기 발생기에 동기화한다. 일반적인 비디오 젠록 블록 다이어그램은 그림 1에 나와 있다.
동기 분리기는 NTSC/PAL/HD 컴포지트 비디오 신호로부터 타이밍을 추출한다. 이렇게 생성된 수평 동기 펄스(HSYNC)는 타이밍 발생기에 정확한 주파수 기준을 제공하며, 이는 다시 10Hz 이하 루프 대역폭 위상 동기 루프(PLL)를 통해 이러한 신호로부터 원하지 않는 지터를 필터링하고 비디오 샘플링 클록을 발생시킨다. 낮은 지터 샘플링 클록은 SD/HD-SDI SerDes에 제공되며, 이 SerDes의 출력은 마스터 동기 발생기에 젠록킹된다. 이러한 과정을 통해 모든 스튜디오 장치는 쉽게 동기화될 수 있다.
타이밍 과제는 최신 HD 비디오 장치에 의해 요구되는 다양한 비디오 포맷, 프레임 레이트, HSYNC 라인 레이트 및 샘플링 클록으로 인해 발생된다. 표 1은 일반적인 비디오 포맷 및 관련 HSYNC와 샘플링 레이트 목록을 보여준다. 많은 비디오 포맷과 프레임 레이트의 확산으로 최근의 방송 비디오 장치 설계는 더 복잡한 타이밍 구조와 더 많은 부품을 필요로 한다. 문제를 더욱 복잡하게 하는 것은 지터 요구사항을 만족하기가 더욱 어려워지고 있다는 점이다.
SMPTE 292M HD-SDI는 피크-피크 지터가 134ps 미만이어야 한다고 명시하고 있으며, SMPTE 424M 3G SDI 표준은 시스템 레벨 지터가 67ps 피크-피크 지터를 초과할 수 없다고 규정하고 있기 때문에 지터 요구사항은 예전의 SDI 및 DVI 표준보다 상당히 엄격해지고 있다. 비디오 클록 외에도 위에 요약된 광범위한 서로 다른 포맷/프레임 레이트로부터 오디오 클록(보통 24.576MHz)을 발생시켜야 한다. 다행히 젠록 및 비동기 비디오/오디오 클록 생성을 간소화할 수 있는 유연한 주파수, 낮은 지터 클록 소스를 사용할 수 있다(표 1참조).

동기 클록 생성 간소화

동기화 애플리케이션의 경우 기존 젠록 타이밍 발생기는 캐스케이드된 위상 동기 루프(PLL), 외부 루프 필터 및 매우 낮은 지터 전압 제어 크리스털 발진기(VCXO)의 복잡한 결합을 필요로 한다. 루프 필터의 외부 부품은 보드 레벨 잡음에 민감하므로 루프 필터 설계 및 레이아웃 시에는 루프 안정도 요구사항을 만족하고 지터를 최소화할 수 있도록 특별한 주의가 요구된다. 또한 낮은 지터 VCXO는 제조 복잡성으로 인해 약 8~14주의 비교적 긴 리드 타임을 가질 수 있다.
최근 미세 공정 CMOS 기술의 발달로 외부 루프 필터와 VCXO 부품을 사용할 필요가 없는 완전 통합 솔루션을 제공하는 새로운 젠록 클록 IC 솔루션이 개발되고 있다. 이러한 새로운 젠록 솔루션 중 하나로 Si5324 임의 레이트 지터 감쇄 클록 멀티플라이어(그림 2)가 있다. 임의 레이트 클록 솔루션 사용의 장점은 두 가지이다. 첫째, 완전 통합 PLL 솔루션은 모든 PLL 부품이 칩에 통합되어 있기 때문에 이전의 개별 솔루션에 비해 50% 이상 더 낮은 지터를 제공한다.
둘째, 소자의 임의 레이트 기능은 NTSC 또는 PAL HSYNC 레이트에 대한 동기화뿐 아니라 단일 소자에서 모든 HD-SDI 또는 3G-SDI 레이트를 발생시킬 수 있어 여러 개의 PLL이 필요 없다. 예를 들어 NTSC-HD-SDI 애플리케이션은 4719000/1001 또는 4.71428571428571의 곱셈 비를 제공할 수 있는 하나의 PLL을 필요로 한다. 마지막으로 여러 개의 캐스케이드된 PLL를 사용할 필요가 없으므로 지터 성능을 향상시키고 공간 요건을 최소화할 수 있다(그림 2참조).

비동기 클록 생성 간소화

그림 1에 보이는 SDI 리클록커는 방송 비디오에서 비동기 클록 소스가 어느 곳에 요구되는지 잘 보여주는 예이다. SDI 리클록커는 보통 내부 클록 또는 데이터 복구 (CDR) 회로에 대한 기준 클록으로 외부 크리스털 발진기 또는 전압 제어 크리스털 발진기(XO/VCXO)를 필요로 한다. SDI 데이터 레이트에 따라 이 클록 기준은 표 1에 보이는 어느 클록 레이트나 될 수 있다.
이러한 클록 주파수를 발생시키기 위한 기존 방법은 선택을 위해 여러 개의 개별 XO 및 먹스를 사용했다. 그러나 그림 3에서 보듯이 Si534 쿼드 주파수 크리스털 발진기는 단일 5 x 7mm 패키지로부터 최대 4개의 서로 다른 클록 주파수를 생성함으로써 이를 간소화한다. 출력 클록 주파수를 결정하는 데에는 주파수 선택 핀(FSel)이 사용된다. Si53x 제품군의 다른 소자는 단일, 듀얼 및 임의 레이트 주파수 옵션을 지원한다.
비디오 프로세서 및 FPGA는 디지털 기능을 동작시키기 위해 여러 개의 비동기 클록을 필요로 하는 경우가 많다. 그림 3에서 보듯이 Si5338 I2C 프로그래머블 임의 레이트, 임의 출력 쿼드 클록 발생기는 단일 저가 크리스털로부터 최대 350MHz까지 4개의 동기, 독립적 임의 레이트 클록을 동기화한다. 이 소자는 개별 클록 발진기를 대체하는 데 적합하며 완전 프로그래밍 가능하므로 0ppm 주파수 오차로 74.25MHz, 74.25/1.001MHz 및 기타 HD 레이트를 동시에 발생시킬 수 있는 등 다양한 비디오 레이트를 지원하는 데 필요한 모든 주파수를 발생시킬 수 있다.

결론

클록 생성 및 동기화는 방송 비디오에서 비디오 신호의 적절한 역직렬화, 프로세싱 및 직렬화를 보장하는 데 핵심 역할을 한다. 이러한 비디오 시스템에서 동기화를 가능하게 하는 발진기와 PLL은 최근의 다양한 표준 화질 및 고화질 비디오 포맷을 지원하기 위해 다중 주파수를 필요로 한다. 비디오 신호가 스튜디오 내에서 비디오 장치를 통과할 때 비디오 신호의 성공적인 복구를 보장하려면 유연한 주파수 변환뿐 아니라 적절히 배치된 지터 필터로 지터를 제어하는 것이 필수적이다. 오랜 역사를 통해 매우 낮은 지터와 고도로 구성 가능한 주파수 발진기 및 클록 멀티플라이어를 공급해 온 Silicon Laboratories는 최근의 다양한 비디오 표준 간에 주파수 갭을 연결해주는 완벽한 솔루션을 제공한다.